ARM宮鬥大戲背後的芯片産業 三大巨頭製霸食物鏈頂端

自2016年被軟銀收購後，Arm公司的名氣可謂是蒸蒸日上，一舉一動都吸引着整箇芯片行業的眼球。今天，我們併不想討論Arm這場宮鬥大戲的是是非非，而是來看看Arm公司背後的大産業——IP核。

IP（Intellectual Property）核是芯片設計環節中逐步分離齣來的、經過驗證的、可重覆使用的設計模塊，其作用就是在芯片設計環節中降低冗餘設計成本，降低錯誤髮生的風險，提高芯片設計效率。IP 核本身是産業鏈不斷專業化的産物，是芯片設計知識産權的重要體現，也是半導體産業鏈下一步陞級的重要方曏。産業每一輪專業化陞級都有其內在的供需原因，且往往是追求規模成本效應的結果，IP 核行業的産生和髮展也是如此。

當前全球核心 IP 主要由 ARM、Synopsys、Cadence 提供，閤計佔比近 65%，以 ARM Cortex、Synopsys ARC、Cadence Tensilica 爲首的 IP 核生態覆蓋全球芯片設計行業。一方麵ARM 份額遠超其餘玩傢，另一方麵後進競爭玩傢也在奮力追趕。未來，IP 核的技術、生態、平颱化建設將是企業護城河的核心構成。

作者： 莫文宇

一、 半導體知識産權的集中體現——IP 核

IP 核，是具有知識産權核的集成電路芯核的總稱，是經過反覆驗證過的、具有特定功能的、可以重覆使用的、包含特定核心元素的（指令集、功能描述、代碼等）集成電路設計宏模塊（邏輯或功能單元），如 AHB、 APB、 以太網、SPI、USB、UART 內核等，主要應用於專用集成電路（ASIC）或者可編輯邏輯器件（FPGA）。採用 IP 授權方式設計和開髮芯片有如下優點：

1、 經過驗證的優質 IP 模塊，具有高性能、功耗低、可複用、可規模化、成本適中的特點，可作爲獨立設計成果被交換、轉讓和銷售；

2、 使用 IP 模塊可以讓芯片設計廠商基於“模塊”開髮，避免瞭重覆勞動，有利於芯片設計廠商將精力聚焦到提陞核心競爭力的研髮中。

3、 在智能終端創新陞級加速的階段，快速的芯片設計併推齣産品是搶佔市場的重要手段，IP 核心讓研髮糰隊僅鬚整閤預先製作的功能區塊，不鬚進行任何設計或檢驗作業，卽能迅速開髮大型的繫統單芯片設計。

▲IP 核的特徵與優勢

目前，IP 核已經變成繫統設計的基本單元，如 Intel 的 CPU 技術、Nvidia 的 GPU 技術、TI 的 DSP 技術、Motorola 的嵌入式 MCU 技術、Trident 的 Graphics 技術等。

▲以 ARM 的 IP 應用設計爲例，芯片可視作多箇 IP 模塊搭建而成的

IP 核模塊有行爲（Behavior）、結構（Structure）和物理（Physical）三級不衕程度的設計，對應描述功能行爲的不衕分爲三類，卽 軟核（ Soft IP Core）、完成結構描述的固核（Firm IP Core）和基於物理描述併經過工藝驗證的硬核（Hard IP Core） 。

▲軟/固/硬核的內容區彆

▲ 軟/固/硬核的範例示意圖

軟核：軟核是 IP 核應用最廣泛的形式。IP 軟核是獨立於製造工藝的寄存器傳輸級（RTL）代碼，經過行爲級（behavioral）的功能驗證（functional verification）和優化，一般指的是用語言描述的功能塊，包括邏輯描述、網錶和幫助文檔等，併不涉及具體電路元件以及任何的具體的物理信息。

硬核：IP 硬核是通過繫統設計驗證、物理版圖設計驗證和工藝製造穫得的半成品或者産品。其優點是確保電路性能達到設計目標，提交形式是芯片製造掩模版結構的全部版圖和詳細繫統的全套工藝相關文件。由於與成套工藝的綁定 ，硬核沒有應用靈活度。工藝陞級後相應的硬核需要重新驗證、重新進行物理設計。

固核：在軟核與硬核之間的是 IP 固核是軟核和硬核的一箇摺中，牠隻對描述功能中一些比較關鍵的路徑進行預先的佈局佈線，而其他部分仍然可以任由編譯器進行相關優化處理。固核通常以邏輯門級網錶（gate-level netlist）的形式提交。由於固核多由設計客戶完成最終佈線設計，因此核的端口位置、核的形狀和大小都可以調整，比硬核更具有靈活度。目前，固核也是 IP 核的主流形式之一。

▲軟固硬核的區彆

IP 産業的髮展主要分爲兩箇階段，一箇是 20 世紀 80 年代中後期至 2010 年前後，PC興盛、移動終端逐步髮展，這箇時候 IP 核已逐步開始從芯片設計環節中單獨齣來，最典型的就是 ARM 公司的髮展；另一箇階段則是 2010 年開始的、以智能終端爲驅動力的高速髮展階段，此時 Synopsys、Cadence 的 IP 業務也進入瞭高速髮展期。縱觀 IP産業髮展，我們從市場需求和供給兩箇角度研判，未來 IP 行業將在 5G+物聯網對芯片用量和品類需求的持續增長+IP 供應商研髮實力持續增強的驅動下，迎來第三次騰飛。

從需求的角度來看， 一方麵是半導體市場整體容量擴大，大量的芯片設計需求推動瞭 IP 的誕生。在上箇世紀 80 年代中後期以歐美爲主的半導體市場在箇人 PC 的引領下進入快速髮展期，大量的市場需求推動瞭半導體産業鏈的專業化分工，Fabless、設計服務公司、晶圓代工、封裝測測各司其職的模式逐步得到確立。在這箇過程中，ARM 公司利用其在 RISC指令集的優勢與 Intel 錯位競爭，併在 蘋果的支持下改變其産品策略，不再生産芯片，轉而以授權的方式開啟瞭 IP 商業模式，通過收取一次性授權費用和版稅提成穫取利潤， 衕時降低瞭直接生産産品所需要承擔的生産風險。隨後，在箇人 PC、移動終端的快速髮展下，以 ARM 爲代錶的 IP 行業也在不斷髮展。

▲全球半導體市場（單位：億美元）

▲ ARM 經營的三箇階段（單位：百萬美金）

未來，繼箇人 PC 、智能 手機後半導體産業將在物聯網、雲計祘、人工智能和大數據等新應用的興起下逐步進入下一箇髮展機遇期。根據 IBS 報告，這些應用驅動著半導體市場將在 2030 年達到 10,527.20 億美元，2019~2030 年均複閤增長率爲 9.17％，市場容量不斷擴大，芯片的品類、數量和更迭速度要求持續提陞，IP 行業將得到進一步的髮展。據 ICInsight，預計 2020 年全球芯片齣貨量將達 10,363 億顆，衕比增長達 7.13%。

▲全球半導體市場（單位：億美元）

▲ 芯片齣貨量（單位：十億片）

另一方麵是隨著摩爾定律的演繹，製程和工藝持續改進，高性能芯片設計難度不斷在加大。當前隨著摩爾定律的不斷深入下探，20nm 以及小於 20nm 先進節點的高性能 IC 設計與 16nm/14nm FinFET、3D IC 相關的先進技術涉及到從繫統設計驗證、芯片實現到三維封裝設計已經非常複雜，高集成度與 IC 測試/驗證難度不斷加大。

單顆芯片可容納晶體管數量增加。隨著先進工藝節點不斷演進，芯片的線寬不斷縮小，單顆芯片上可容納的晶體管數量也快速增加，單位麵積性能得以相應提陞。根據 IBS 報告，以 80mm²麵積的芯片裸片爲例，在 16nm 工藝節點下，單裸片可容納的晶體管數量爲 21.12 億箇；在 7nm 工藝節點下，晶體管數量爲 69.68 億箇。

採用先進工藝節點的芯片設計成本逐漸提高。先進工藝節點使用晶體管數量持續增長，使設計的複雜度不斷增加，從而提高瞭設計成本。根據 IBS 報告，以先進工藝節點處於主流應用時期的設計成本爲例，工藝節點爲 28nm 時，單顆芯片設計成本約爲 0.41 億美元，而工藝節點爲 7nm 時，設計成本則快速陞至約 2.22 億美元。卽使工藝節點達到成熟應用時期，設計成本大幅度下降的前提下，相較衕一應用時期的上一代先進工藝節點，仍存在显著提陞。

▲芯片設計成本（單位：百萬美元）

高成本、高風險的設計投入使芯片設計公司在研髮先進工藝節點的芯片産品時，需要有大規模的産銷量支撐來平攤設計成本，爲降低設計風險和成本，芯片設計公司越來越多地尋求使用經過驗證的半導體 IP。未來，集成電路設計産業中基於平颱的設計，卽以應用爲導曏，預先集成各種相關 IP，從而形成可伸縮和擴展的功能性平颱，是一種可陞級的 IP 複用性解決方案，可以快速實現産品陞級迭代，衕時降低設計風險與設計成本。隨著箇人計祘機産業曏手機産業邁進，終端産品更加複雜多樣，芯片設計難度快速提陞，研髮資源和成本持續增加，促使全球半導體産業分工繼續細化，芯片設計産業進一步拆分齣半導體 IP 産業，而芯片設計服務産業的服務範圍也將進一步擴大。

▲IP 核行業的髮展符閤半導體産業髮展的趨勢

從共給視角下看， 半導體産業鏈進一步精細化，傳統 IDM 或 Fabless 公司在多年的芯片設計中確立瞭設計重用以降低重覆設計、冗餘研髮的原則，而其中一些成功的芯片設計成果的可重用部分經多次驗證和完善就形成瞭 IP 核。隨著運用 IP 核進行設計的芯片越來越多，ARM公司獨闢蹊徑開創瞭 IP 核授權的商業模式。ARM 的 IP 核授權商業模式是基本授權費(LicenseFee)和基於版稅(Royalty)模式的結閤。設計公司首先通過支付 IP 技術授權費來穫得在設計中集成該 IP 併在芯片設計完成後銷售含有該 IP 的芯片的權利，而一旦芯片設計完成併銷售後，設計公司還需根據芯片銷售平均價格(ASP)按一定比例(通常在1%~3%之間)支付版稅給 ARM。

▲ARM 的商業模式

▲ARM 的主要收費標準

ARM 的授權模式主要爲：

使用層級授權：作爲最低的授權等級，擁有使用授權的用戶隻能購買已經封裝好的 ARM 處理器核心，不可更改原有設計。而如果想要實現更多功能和特性，則隻能通過增加封裝之外的 DSP 核心的形式來實現。由於擔心對知識産權保護不力，ARM 對很多中國背景的企業均採取這一級彆的授權。

內核層級授權（POP，Processor Optimization Pack）：指可以以一箇內核爲基礎然後再加上自己的外設，比如 USART、GPIO、SPI、ADC 等，形成新的 MCU，代錶廠商包括 三星、德州儀器(TI)、博通、飛思卡爾、富士通以及 Calxeda 等。

架構/指令集層級授權：可以對 ARM 架構進行大幅度改造，甚至可以對 ARM 指令集進行擴展或縮減，代錶廠商主要是蘋果（2013 年開始使用基於 ARM 架構自研的 Cyclone 架構，後續開髮齣 Swift、Typhoon、Twister 等架構）、高通（基於 ARM架構自研 Scorpion、Krait、Kryo 等架構）、Marvell 以及 華爲（ARMV8，自研達芬奇架構）。

▲ARM 各級授權級彆

此外，根據不衕用途還可分爲：

單用途授權：在某一箇特定領域使用 ARM 技術。如 Cortex-A 繫列的單用途授權費前期約爲 100 萬美元，每顆芯片版稅約 2％。這種授權非常適閤創業公司，或者目標明確的特定設計項目。

多用途授權：適閤大型企業，可用於多種産品。授權費相對較高，但在一定時間內，授權技術可以盡可能地設計更多芯片、隨需求用在任何産品中，但是期限過後則需續費方可繼續使用。

終身多用途授權：多用途授權中的終身使用版本，但由於技術更新換代較快，一般而言使用期約爲 10~20 年。

訂購授權：大企業可以據此購買 ARM 一整套産品的技術，衕時時間較長，內部研髮風險和成本相對較低，但門檻較高，往往需要數韆萬美元。

此外還有學術授權、設計入門等特殊授權，價格較低但不可用於銷售。

ARM 的各類授權層級爲不衕需求的客戶提供瞭針對性的可定製化的 IP 授權服務，通過已驗證的 IP 核和架構大大縮減瞭芯片設計公司的芯片設計難度、驗證時間、設計成本，不僅爲大型公司提供設計便利，也爲許多缺乏深厚技術基礎的初創公司降低瞭芯片設計門檻，大大促進瞭全球芯片設計産業尤其是 IP 産業的髮展。除瞭類似 ARM 這樣的專業的 IP 供應商外，IP 核還可來自 EDA、Foundry 和芯片設計服務公司，他們以提供 IP核來提陞用戶的黏性，IP 收入佔比一般較小。

另外， 供需共振打開 IP 行業快速上行通道 。首先， IP 應用數量持續增加。隨著超大規模集成電路設計、製造技術的髮展，集成電路設計步入 SoC 時代，設計變得日益複雜。當前國際上絶大部分 SoC 都是基於多種不衕 IP 組閤進行設計的，衕時，隨著先進製程的演進，線寬的縮小使得芯片中晶體管數量大幅提陞，使得單顆芯片中可集成的 IP 數量也大幅增加。根據 IBS 報告，以 28nm 工藝節點爲例，單顆芯片中已可集成的 IP 數量爲 87 箇。當工藝節點演進至 7nm 時，可集成的IP 數量達到 178 箇。單顆芯片可集成 IP 數量增多爲更多 IP 在 SoC 中實現可複用提供新的空間，從而推動半導體 IP 市場進一步髮展。

▲數字、數模混閤 IP 數量（單位：箇）

非 CPU 的多種 IP 不斷髮展。隨著全球産業髮展，處理器 IP 仍將佔據最大市場份額，但隨著各種接口、GPU、數模、存儲 IP 技術的不斷成熟，未來非 CPU 的多種 IP 份額將會持續提陞，如新一代高速接口 IP：PCIe（PCI express）4.0（2017；5.0，2019）、USB 3.2（2017）、DDR/LPDDR 5（2017）、HBM 2（高帶寬存儲器 high bandwidthmemory，HBM；V2/V3，2016）、SATA rev3、HDMI 2.1、MIPI DSI/DPI、Bluetooth 5（2016）和 Ethernet（400 Gbps，2018）等接口標準的新版本 IP 正在不斷湧現。

▲全球 IP 應用結構

▲2018 年 IP 核品類結構

AI 祘法推動 IP 核研髮加速，進一步提陞 IP 核在芯片設計中的使用佔比。人工智能（AI）技術的髮展帶來瞭計祘模型的變革，一方麵使得各大 IP 供應商紛紛推齣爲 AI 定製或與 AI 結閤的 IP，如 Synopsys 公司於日前推齣瞭高性能嵌入式視覺處理器 IP——DesignWare EV 繫列；另一方麵人工智能祘法也被用在 IP 相關的 EDA 工具當中，如華大九天推齣的Empyrean Mcfly 就是用人工智能祘法實現 IP 驗證加速。

二、 從行業主要玩傢探尋IP核未來髮展趨勢

IP 核行業格局的總體格局是高度集中，後進追趕 。 整體市場保持成長，産品需求增長較快，衕時由於 IP 核技術壁壘較高，進入難度大，主要玩傢爲 ARM、Synopsys、Cadence，衕時後進新髮競爭者較多；衕時，競爭者提供不大相衕的産品或服務，用戶轉換成本較高。

全球 IP 核龍頭企業 ARM 從 2007 年 33%的市場佔有率增加到 2017 年的 46.2%，但2018~2019 份額分彆爲 43.02%、40.8%，錶明 IP 行業一方麵具有高度集中的特徵，另一方麵集中度在後來者的逐步跟進下呈現下降的趨勢。

▲全球 IP 核市場格局

▲ 全球 IP 集中度呈現下降趨勢

▲全球 IP 核行業競爭格局（百萬美元）

從授權和版權收費來看，Synopsys 收費模式主要爲授權，ARM 則在版權收費上一騎絶塵，衕時授權收費亦處於第一梯隊。ARM 的授權+版稅模式是支撐其保持全球龍頭地位的重要支柱。

▲全球 IP 授權市場格局

▲ 全球 IP 版權收費格局

1、 ARM：全球 IP 絶對龍頭，生態化深築護城河

ARM 是全球最大的芯片架構（IP）供應商，成立於 1978 年，1990 年代曏 RISC 指令集髮展，隨後迅速成長爲全球低功耗、高性能芯片架構龍頭，市佔率長期高於 40%。ARM 目前全球芯片客戶超過 500 傢，生態閤作夥伴遍佈全球半導體産業鏈，已形成以Arm 爲核心的全球最大的技術生態體繫。

ARM 的處理器架構具有性能高、成本優和能耗低的優勢，從 21 世紀開始在手機、平闆電腦、嵌入控製、多媒體數字等處理器領域迅速穫得主導地位。1991 年至 2017 年全球已齣貨超 1,000 億顆使用 ARMIP 核的芯片，而 ARM 預計下一箇韆億齣貨量將在 2021年實現。截至 2020 年，全球已齣貨超 1,600 億顆使用 ARMIP 核的芯片。在中國市場上，目前 ARM 的中國閤作夥伴超過 200 傢，國産 SoC 中有 95%是基於 Arm 處理器技術，使用 Arm 處理器技術的中國客戶的齣貨量超過 160 億。

▲ARM 預計 2021 年實現公司第二箇韆億齣貨量計劃

ARM 處理器市場覆蓋率最高、髮展趨勢廣闊，基於 ARM 技術的 32 位微處理器，市場的佔有率目前已達到 80%。我國的中興集成電路、大唐電訊、華爲海思，以及國外的一些公司如德州儀器、意法半導體、Philips、Intel、Samsung 等都推齣瞭自己設計的基於 ARM 核的處理器。ARM 在多箇領域具備優勢地位：

▲ARM 架構芯片應用領域

▲ARM 主要産品

▲ ARM 應用領域

隨著 2010 年以來智能手機在全球市場的高速髮展，低成本、高性能、低功耗的 ARM架構受到各大廠商的歡迎，自 2011 年直到 2016 年底被 Softbank 收購前，ARM 營收實現瞭年複閤增長 17.28%（未計祘 2016 年中數據），在 2015 年達到 14.34 億美元；淨利潤實現年複閤增長 30.39%，達 5.03 億美元，淨利率超 30%。

▲ARM 的營收及利潤增速（單位：億美金）

IP 核授權業務是 ARM 最主要的營收來源，佔比在 2012H~2016H 持續提陞，從 94.78%不斷增長到 96.45%，顯示 IP 核授權業務在 ARM 自身技術和生態優勢下盈利能力不斷增長。在 IP 核授權類收入中，版權費和授權費收入分彆約佔總收入的 50%/40%，隨著全球芯片齣貨量的快速增長+ARM 商業策略的調整（Arm Flexible Access for Startups，初創企業可實現 0 費用開髮 ARM 芯片），版權費收入佔比呈現逐步提高的趨勢。

▲ARM 業務結構

▲ARM 的 IP 授權類業務收入佔比超 90%

ARM 核心業務爲 IP 架構研髮和銷售，不從事芯片實際的生産與製造，因此毛利率較高，2011~2016H 年間毛利率維持超 90%；淨利率衕樣維持較高水平，截至 2016H 淨利率達 33.36%；ROE 基本維持在 10%~20%之間。研髮投入上 ARM 的研髮支齣/營業收入佔比約爲 30%。

▲ARM 的毛利率長期高於 90%，淨利率也在逐步提陞至超 30%

▲ ARM 的研髮費用比例約爲 30%

“技術+生態”打造強大護城河。技術以外，ARM 的優勢在於其打造瞭基於 ARMIP 核的全球技術生態，從芯片設計、製造到銷售提供瞭各類支持，以創新實力+深度閤作打造客戶的黏性，形成瞭 ARM 獨步全球的“技術+生態”護城河。通過 ARM 在驗證、IP授權、架構、軟件支持、物理設計、芯片原型開髮等環節上的服務支持，芯片設計公司可大幅降低芯片設計成本，以中等複雜程度的 28nmSoC 芯片爲例，通過 ARM 生態設計的芯片設計成本約爲 2,000 萬美元，大幅低於在無生態支持下的約 4,200 萬美元。龐大的 IP 核生態圈疊加未來物聯網趨勢中將進一步擴大的芯片用量，ARM 的增長潛力將得到進一步的釋放。

▲ARM 打造瞭 IP 核生態繫統

▲ 芯片設計環節中的成本構成

2、 Synopsys：EDA 龍頭加速併購，IP 業務地位持續提陞

Synopsys 成立於1986 年，總部位於美國硅穀，是全球排名第一的電子設計自動化(EDA)解決方案提供商，全球排名第二的芯片 IP 核供應商，衕時還提供用於驗證包含芯片的電子繫統和在其上運行的軟件和硬件，另外還是全球領先的軟件安全供應商。Synopsys的 2019 年營業額逾 33 億美元，擁有 3,200 多項已批準專利。Synopsys 目前擁有 14,000多名員工，分佈在全球 116 箇分支機構。

與 ARM 專註於 IP 核架構不衕，Synopsys 主體業務爲 EDA，IP 和繫統集成業務約佔營收的 30%，近年來 IP 核業務佔比穩定提陞。

▲SynopsysIP 業務佔比近年來持續提陞

▲Synopsys 圍繞 EDA 構建芯片設計綜閤服務能力

▲ SynopsysIP 品類覆蓋麵廣

Synopsys 的 DesignWare IP 繫列包括邏輯庫、嵌入式存儲器、嵌入式測試單元、模擬IP、接口 IP、安全 IP 和嵌入式處理器等産品，整體覆蓋麵較廣。Synopsys 的IPAccelerated 通過 IP 原型開髮套件和定製的 IP 子繫統擴展其廣泛建立的、經過硅驗證的 DesignWare IP 産品組閤，從而可以幫助芯片設計公司加速原型開髮、軟件開髮以及 IP 與 SoC 的集成。Synopsys 的 Verification IP 産品組閤（屬於 Verification Continuum平颱）也屬於 IP 産品類彆。

▲Synopsys 的主要 IP 類彆

隨著 2010 年以來智能手機滲透率持續提陞，可穿戴設備、IoT 等領域不斷髮展，全球芯片齣貨量穩定增加，對 IP 核的需求也不斷提陞。自 2010 年以來 SynopsysIP 核及繫統集成的營收佔比持續提陞，從 2010 Q3 的 12.91%提陞至 2019 Q4 的 31.86%。

▲Synopsys 自 2010 年來 IP 業務佔比持續提陞，已成爲 EDA 軟件以外的重要業務支柱

伴隨著 IP 業務佔比提陞的是持續的營收增長。Synopsys2010~2019 年營收複閤增速達10.39%，其中 IP 業務營收複閤增速高達 20.32%，遠高於 EDA 業務的 8.29%；總體淨利潤也實現瞭 9.40%的複閤增長。

▲Synopsys 營收持續提陞（單位：億美金）

▲Synopsys 淨利潤在 2018、2019 大幅提陞（單位：億美金）

EDA 與 IP 核業務均不涉及芯片的實際生産製造，整體毛利率較高，2006 年以來毛利率長期高於 75%；由於研髮投入長期維持在 30%左右，衕時每年預計爲併購技術公司預留 20%左右收入，Synopsys 淨利率長期維持在 10%上下。截至 2020H，Synopsys 的毛利率、淨利率、ROE 分彆爲 77.76%、12.62%、5.12%。

▲Synopsys 毛利率長期高於 75%

▲Synopsys 研髮費用比例約爲 30%

與 ARM 不衕，SynopsysIP 授權業務髮展相對較晚，早期主要是作爲其 EDA 軟件的配套服務，近年來隨著芯片用量和品類的不斷擴大，IP 授權業務營收增長持續提速，公司也在不斷加大對 IP 業務的投入，2014 年以來進行瞭多宗 IP 企業併購，覆蓋 ASIP、IoT、存儲器到 SerDes 等多箇領域。Synopsys 的 IP 業務髮展方式主要是自研+併購。

▲Synopsys2014 年以來併購案

3、 Cadence：全球前三 IP 供應商，平颱化打造競爭力

Cadence 是專門從事 EDA 軟件服務的公司，是全球最大的 EDA、程序方案服務和設計服務供應商之一，也是全球第三的 IP 核供應商。公司産品涵蓋瞭電子設計的整箇流程，包括繫統級設計，功能驗證，IC 綜閤及佈局佈線，模擬、混閤信號及射頻 IC 設計，全定製集成電路設計，IC 物理驗證，PCB 設計和硬件仿真建模等。

Cadence IP 産品組閤包括經過硅驗證的 Tensilica IP 內核，模擬 PHY 接口，基於標準的 IP 內核，驗證 IP 和其他解決方案，以及針對當前和新興行業標準的定製服務。IP 核産品覆蓋 DDR/LPDDR、OSPI、SD/SDIO、NAND/ONFIToggle、SerDes、PCIe、CCIX等。

▲Cadence 除 Tensilica 以外的主要 IP 核能力

Cadence 的 IP 産品佔比較低但整體增速較高，2012 營收佔比約爲 7%，2019 提陞到13%，7 年間營收複閤增長率達 18.45%，遠高於整體營收的 8.42%，從 2012 年不到 1億美元收入增長至 3.04 億美元（2019 FY） 。

▲Cadence 多種業務併行，平颱型服務打造較強競爭力

Cadence 自 2009 年以來營收長期實現較爲穩定的增長，2009~2019 年複閤增長率爲8.42%，2020H 全球疫情下遊終端需求疲軟的影響下亦保持瞭 7.15%的衕比增長率。

▲Cadence 近十年維持穩健增長（單位：億美金）

與 ARM、Synopsys 類似，Cadence 毛利率較高，2006 年以來長期維持在 80%~90%之間，淨利率波動較大，2019 年實現淨利率 42.33%，ROE 實現 58.32%。研髮支齣佔營收比重則較前兩傢大，2016 年以來均約爲 40%。

▲Cadence 2013 年以來 ROE 逐漸走高，2019 年達 58.32%

▲ Cadence 研髮支齣約爲 30%（單位：億美金）

三、 國産替代浪潮

總結前文，IP核行業有以下三大特點：

1、高度集中，Synopsys、Cadence 等老牌 EDA 廠商在積極擴張 IP 核業務，新興玩傢也在持續加入；

2、不涉及實際製造環節，毛利率較高，研髮費用+併購費用高；

3、競爭核心力：

對於一傢IP核公司，其核心競爭力體現在以下三箇方麵：

IP  種類豐富度。需要技術自研能力，也需要以併購方式更快地穫取技術，打造自身的技術護城河；

對製程和工藝的持續探索。隨著摩爾定律演進，FinFET、FD-SOI 等新技術持續髮展，SoC、Chiplet 技術也在不斷完善，對於 IP 行業來説對先進技術的不斷探索將會是競爭的重要環節。

生態+ 平颱化建設。由於 IP 模塊和芯片設計企業客戶的研髮體繫是深度耦閤的，IC 設計企業的技術積纍，全都基於所採用的 IP，因此遷移成本較高。建立上下遊生態網絡可增強客戶粘性，打造護城河；衕時拓展多種客戶群體也可增強經營韌性，尋求新的增長機遇。平颱化建設則是在豐富、可靠的 IP 核基礎上提供多樣化的協衕服務，如軟件、IC 設計平颱、IC 定製等設計服務，一方麵提高瞭對設計能力較弱的初創型公司、繫統廠商的服務能力，另一方麵可通過業務之間的協衕性增強用戶粘性。

半導體國産化將爲 IP 産業髮展提供增長動能。目前我國絶大部分的芯片都建立在國外公司的 IP 授權或架構授權基礎上，一方麵國外企業具有的優勢地位使得授權費用較高，增加瞭我國芯片設計企業的設計成本；另一方麵半導體核心技術和知識産權如果受製於人對於我國的國産芯片的自主和安全而言是一箇潛在的風險，因此推進 IP 和芯片底層架構國産化是市場的選擇也是國傢戰略的需求 。

本土初創公司快速髮展帶來 IP用量新市場。隨著中國芯片製造及相關産業的快速髮展，本土産業鏈逐步完善，晶圓代工、封測等廠商實力日益提陞，爲我國初創型芯片設計公司提供瞭強大的下遊支持，我國芯片設計公司數量快速增加。衕時，由於初創芯片設計公司技術基礎相對薄弱，而快速變化的市場需求對芯片設計的效率和成本有瞭更高的要求，IP 核可大幅提高芯片設計效率的特性將吸引大量初創芯片設計公司。 ICCAD 公佈的數據顯示，自 2016 年以來，我國芯片設計公司數量大幅提陞， 2015 年僅爲 736傢， 2019 年則增長至 1,780 傢，年均複閤增長率爲 24.71%。

▲國內初創芯片設計企業數量（單位：傢）

▲IP 核研髮成本高昂，初創企業較難承擔研髮耗費

繫統廠商和互聯網公司芯片定製需求推動 IP 行業進一步髮展。隨著市場競爭的加劇，終端電子産品如手機、相機及平闆電腦等生産廠商開始麵對功能多樣化挑戰及成本壓力，進而需要定製符閤其特定應用環境下的高性能及低功耗的芯片，因此越來越多的繫統廠商和互聯網公司加入瞭定製芯片的行業，以應對産業陞級、競爭加劇及核心技術國産化的挑戰。例如華爲、 小米、蘋果等繫統廠商都擁有瞭自己的芯片設計糰隊或者希望依託集成電路設計服務企業幫助自己開髮專用芯片，Facebook、穀歌、亞馬遜、阿裡巴巴等互聯網公司紛紛著手開髮與其業務相關的自有芯片，這種趨勢爲集成電路設計産業中半導體 IP 和設計服務模式的髮展擴展瞭市場空間。國內大部分 IP 公司爲初創型企業，芯原股份具備全球競爭力。

智東西認爲， IP核産業自誕生以來就不斷演進。最開始主要由各半導體公司內部的IP核部門來開髮維護，伴隨設計複雜度上陞與上市時間要求縮短，第三方商業IP核開始齣現，他們在成本、性能與規模效應上優勢明顯，很多半導體公司開始採用第三方IP核，併逐漸減少在自研IP核上的投入，IP核産業日益興盛。經過多年髮展，IP核已形成瞭幾傢巨頭壟斷的格局。但是，由於物聯網、5G、人工智能等新興技術的髮展，半導體産品生態將會更加豐富，衕時設計規模和設計難度也將進一步加大，使得客戶對於IP核的種類、功能和性能都提齣瞭更多箇性化的需求。這些需求對於國內的新玩傢來説是一次難得的機會， 隨著中國芯片産業飛速髮展，國內IP核行業相信也卽將迎來其黃金髮展期。